📘 HyperLynx DDR4 时序仿真实战
30章 · 从入门到精通
🎯 友好色系
1
DDR4基础与演进
DDR3→DDR4架构变化 · 性能对比 · DBI/CRC/CA Parity
2
HyperLynx工具链概览
SI/PI/Thermal · DDRx Wizard · 工作流程
3
DDR4 IBIS模型解析
[Model]/[Pin] · ODT · 动态驱动能力
4
建立DDR4仿真工程
LineSim · 叠层/材料 · 阻抗计算
5
DDR4拓扑结构设计
Fly-by vs T型 · 地址/控制/时钟分组
6
ODT (片上端接) 配置
RZQ/4 · 动态切换 · 仿真模型设置
7
Vref设计与仿真
产生方式 · 噪声容限 · 抖动影响
8
Write Leveling (写入均衡)
原理 · tDQSS/tDSS 验证
9
Read Leveling (读取均衡)
DQS门控 · tDQSCK提取
10
DDR4时序参数详解
tIS/tIH · tDS/tDH · tAC
11
Setup/Hold Time仿真
眼图模板 · Margin · PVT裕量
12
DDR4时钟抖动分析
RJ/DJ分离 · 时钟树 · TIE测量
13
信号完整性 (SI) 仿真
过冲/下冲 · 振铃 · 串扰耦合
14
电源完整性 (PI) 对时序影响
PDN阻抗 · SSN · 纹波抖动
15
DDR4眼图分析
JEDEC模板 · 眼高/眼宽 · BER浴盆
16
DQ/DQS时序偏差仿真
Skew · 相对延迟 · tDQSS/tDSH
17
Command/Address时序仿真
CA飞行时间 · Parity错误 · tRP/tRCD
18
初始化与训练序列仿真
MR配置 · ZQ校准 · 初始化流程
19
多负载DDR4仿真
Rank偏差 · DIMM vs 板载 · 同步开关噪声
20
去耦电容优化
SPICE/S参数 · 布局 · 反谐振抑制
21
时序余量自动化分析
Batch Simulation · 脚本扫描 · 报告
22
仿真与实测对比
示波器测量 · 偏差分析 · 模型校准
23
常见问题与调试
不收敛 · 模型错误 · 时序违例定位
24
Write DQ/DQS DQSO仿真
选通窗口 · 相对相位 · tWPST/tWPRE
25
Read DQ/DQS DQSCK仿真
相位关系 · tDQSCK max/min · 有效窗口
26
ODT动态切换仿真
Write/Read切换 · 时序控制 · 波形分析
27
CA Parity与CRC仿真
错误检测 · CRC校验 · 错误注入
28
低功耗模式仿真
Self-Refresh · Power-Down · CKE时序
29
仿真报告撰写
裕量表格 · 眼图截图 · 结论建议
30
综合实战案例
基于实际PCB全流程 · 原理图到报告 · 复盘